삼성전자 5G SoC 설계, 케이던스 사인오프로 PPA 개선
삼성전자 5G SoC 설계, 케이던스 사인오프로 PPA 개선
  • 김현동
  • 승인 2024.01.12 17:52
  • 댓글 0
이 기사를 공유합니다

케이던스 퀀터스 엑스트랙션(Cadence Quantus Extraction) 과 템퍼스 타이밍 (Tempus Timing)은 칩 설계 후 최종 검증에 활용된다. 삼성전자 파운드리사업부는 처음으로 케이던스 사인오프 기반으로 전환해 생산성을 2배 늘렸다. 또한, 120M 인스턴스 설계에서도 상당한 PPA개선을 이뤘다. PPA는 전력 (Power), 성능(Performance), 면적(Area)을 의미한다.

가장 주목할 만한 점은 케이던스 이노버스(Innovus) 구현 시스템 내에서 템퍼스 ECO 옵션을 사용. 컨버전스(Design Convergence)와 디자인 클로저(Design Closure)로 일정을 단축한 것. 생산성 향상을 위해 삼성 파운드리는 템퍼스의 계층적 정적 타이밍 분석 기능(Hierarchical Static Timing Analysis)을 적용하여 리소스 할당을 최적화하고 머신 및 메모리 수요를 줄이는 가운데 계층적 설계를 종료했다.

김상윤, 삼성전자 파운드리사업부 Design Technology 상무는 “5G 네트워킹을 위한 SF5A 설계의 성공적인 테이프아웃은 우리 사업부에 있어 중요한 이정표였으며, 케이던스 퀀터스 엑스트랙션 (Cadence Quantus Extraction) 솔루션과 템퍼스 타이밍(Tempus Timing) 솔루션을 통한 효율성 향상과 런타임 단축은 케이던스와 삼성 간에 혁신과 협업의 힘을 보여주었다”고 밝혔다.


By 김현동 에디터 PRESS@weeklypost.kr
〈저작권자ⓒ 위클리포스트, 무단전재 및 재배포 금지〉



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.