인텔은 12큐비트 실리콘 칩인 터널 폴스(Tunnel Falls)를 공개했다. 또한 국가 차원의 양자 정보 과학(QIS) 연구 센터인 메릴랜드 대학교 칼리지 파크 큐비트 공동 연구소(LQC)의 물리 과학 연구소(LPS)와 협력키로 했다.
짐 클라크(Jim Clarke), 인텔 양자 하드웨어 담당 디렉터는 "터널 폴스는 인텔이 수십 년간 쌓아온 트랜지스터 설계 및 제조 전문성을 투입해 완성한 현재까지 가장 앞선 실리콘 스핀 큐비트 칩이다”며,
“인텔 장기 전략에서 터널 폴스 출시는 풀스택 상용 양자 컴퓨팅 시스템을 구축하기 위한 다음 단계다. 내결함성 양자 컴퓨터로 가는 과정에서 해결해야 할 근본적인 질문과 도전과제가 여전히 남아 있지만, 학계는 해당 기술을 탐구하고 연구 개발을 더욱 가속화할 수 있다"고 전했다.
현재 학술 기관은 인텔과 같은 대량 제조 제작 장비를 보유하고 있지 않다. 연구진은 터널 폴스로 자체적으로 장치를 제작하는 시간을 절약하고 즉시 실험과 연구에 착수할 수 있다. 이를 통해 큐비트 및 양자점에 대한 기본 원리를 더 깊이 연구할 수 있으며, 다중 큐비트를 갖춘 장치로 새로운 기술 개발을 포함한 더 폭넓은 실험에 매진할 수 있다.
인텔은 컴퓨팅 파운드리용 큐비트(QCF) 프로그램의 일환으로 미 육군 연구소를 통해 LQC와 협업해 인텔의 새로운 양자 칩을 연구 실험실에 제공하고 있다. LQC와의 협력을 통해 연구진은 스핀 큐비트의 확장된 어레이를 실제 경험할 수 있게 됐다. 프로젝트는 전반적인 양자 생태계 확대를 목표로 한다.
프로그램에 참여한 연구소는 LPS, 샌디아 국립 연구소, 로체스터 대학교, 위스콘신-메디슨 대학교 등이다.
찰스 타한(Charles Tahan) LPS 양자 정보 과학 총괄은 "LPS 큐비트 연구소는 육군연구소과 손잡고 큐비트 개발에 직면한 어려운 과제를 해결하고 미래의 큐비트를 창조할 차세대 과학자를 육성하고자 한다"며, “인텔 참여는 스핀 큐비트 연구의 대중화와 양자 정보 처리에 대한 약속을 위한 중요한 이정표이며 산업계, 학계, 국립 연구소 및 정부를 하나로 모으는 LQC의 사명을 잘 보여준다"고 밝혔다.
마크 에릭슨(Mark A. Eriksson) 위스콘신매디슨대학교 물리학과 학과장 겸 존 바딘 물리학과 교수는 "실리콘 큐비트 개발에 20년을 투자한 위스콘신매디슨대학교 연구진은 LQC 출시에 협력하게 되어 매우 기쁘게 생각한다”고 말했다.
제임스 클라크(James S. Clarke) 인텔 퀀텀 하드웨어 디렉터는 "양자 중첩이나 양자 얽힘과 같은 개념은 복잡한 문제를 해결하고 디바이스의 양자 체제를 탐구할 수 있는 새로운 가능성을 제공한다"며 "양자 컴퓨팅은 아직 상업적 활용과는 거리가 멀지만, 인텔은 이 분야를 발전시키고 연구 생태계를 구축하여 발전을 가속화하기 위해 최선을 다하고 있다"고 말했다.
한편, 터널 폴스는 인텔이 연구 커뮤니티에 공개한 최초의 실리콘 스핀 큐비트 디바이스다. D1 제조 시설의 300밀리미터 웨이퍼에서 제조된 이 12큐비트 소자는 극자외선(EUV), 게이트 및 접촉 처리 기술 등 인텔의 최첨단 트랜지스터 산업 제조 환경에서 제조된다.
실리콘 스핀 큐비트에서 정보(0/1)는 단일 전자의 스핀(위/아래)에 인코딩된다. 각 큐비트 장치는 본질적으로 단일 전자 트랜지스터이므로 인텔은 표준 상보형 금속 산화물 반도체(CMOS) 논리 공정 라인에서 사용되는 것과 유사한 흐름을 사용하여 이를 제조할 수 있다.
인텔은 실리콘 스핀 큐비트가 최첨단 트랜지스터와의 시너지 효과로 인해 다른 큐비트 기술보다 우수하다고 판단했다. 트랜지스터 크기인 실리콘 스핀 큐비트는 약 50나노미터 정사각형의 다른 큐비트 유형보다 최대 백만 배 작기 때문에 효율적으로 확장할 수 있다. 네이처 일렉트로닉스(Nature Electronics)에 따르면 "실리콘은 확장형 양자 컴퓨팅을 구현할 수 있는 가장 큰 잠재력을 가진 플랫폼일 수 있다".
동시에 첨단 CMOS 제조 라인을 활용하면 혁신적인 공정 제어 기술을 사용해 수율과 성능을 끌어올 릴 수 있다. 예를 들어, 터널 폴스 12큐비트 디바이스는 웨이퍼 전체에 걸쳐 95%의 수율과 CMOS 논리 공정과 유사한 전압 균일성을 제공하며, 각 웨이퍼는 24,000개 이상의 퀀텀닷 디바이스를 제공한다. 이러한 12-도트 칩은 대학이나 연구소의 시스템 운영 방식에 따라 4~12개의 큐비트를 형성할 수 있으며, 이를 분리하여 동시에 연산에 사용할 수 있다.
인텔은 터널 폴스를 기반으로 한 차세대 양자 칩을 개발 중이며 2024년에 공개할 예정이다.
By 김현동 에디터 Hyundong.Kim@weeklypost.kr
〈저작권자ⓒ 위클리포스트, 무단전재 및 재배포 금지〉
