“무어의 법칙 이후” 성능 확장 노린다
중국 최대 파운드리 SMIC가 첨단 패키징 역량을 강화하기 위해 상하이에 전담 연구 조직을 설립한 것으로 전해졌다. 미세 공정 전환이 미국 제재와 장비 제한으로 한계에 부딪힌 상황에서, 트랜지스터 축소 대신 패키징 혁신으로 성능을 끌어올리려는 전략이 본격화되는 모습이다.
디지타임스 보도에 따르면 SMIC는 상하이에 연구 조직을 세우고, 무어의 법칙 이후 성능 확장을 위한 핵심 패키징 기술을 개발하는 데 집중할 계획이다. 목표는 웨이퍼 제조 공정과 패키징·테스트 공정 간 협업을 강화해, 생산 체계 전반의 효율을 높이고 차세대 패키징으로 이어질 토대를 마련하는 것이다.
SMIC가 첨단 패키징을 처음 추진하는 것은 아니다. 과거에도 JCET 그룹과 합작 형태로 패키징 관련 사업을 운영해 왔다. 다만 지금까지의 포트폴리오는 범용 패키징 중심이었다. 웨이퍼 범핑, 웨이퍼 레벨 패키징, 칩 스케일 패키징, 전통적 패키지, 테스트와 같은 영역에 집중됐고, TSMC의 CoWoS나 인텔의 Foveros 같은 2.5D·3D급 첨단 패키징 솔루션은 부재하다는 평가가 많았다.
이런 격차는 하루아침에 메울 수 있는 문제가 아니다. 첨단 패키징은 초정밀 장비, 고급 인터포저, 숙련된 공정 생태계가 필수이며, 설비·재료·설계·검증이 모두 맞물린다. 이번 연구 조직 설립은 그 격차를 단기간에 해결하려는 선언이라기보다는, 웨이퍼 제조와 후공정의 연계를 강화하면서 외부 OSAT 파트너들과의 협업을 더 촘촘히 만들겠다는 방향으로 해석된다.
SMIC가 패키징에 눈을 돌리는 배경에는 글로벌 시장의 변화도 있다. TSMC의 CoWoS와 관련 파생 라인들은 수요 폭증으로 심각한 공급 제약을 겪고 있고, 인텔의 EMIB 같은 솔루션도 HPC 고객을 중심으로 채택이 늘고 있다. 이는 첨단 패키징이 단순한 보조 기술이 아니라, 고성능 칩 경쟁에서 핵심 레버가 됐다는 의미다.
중국의 반도체 경쟁은 미세 공정에서 확실히 난관을 맞고 있다. 트랜지스터를 더 줄이기 위한 장비와 소재 접근이 제한된 상황에서, 첨단 패키징은 성능을 끌어올릴 수 있는 몇 안 되는 선택지로 떠오르고 있다. 당장 단기간에 큰 도약을 만들기는 어렵더라도, 장기적으로는 투자 가치가 높은 분야라는 판단이 깔린 것으로 보인다.
정리하면 SMIC의 상하이 첨단 패키징 연구 조직 설립은, 중국이 미세 공정 정체를 패키징 혁신으로 일부 보완하려는 움직임으로 해석된다. TSMC와 인텔이 이미 앞서 달리고 있는 분야에서 SMIC가 얼마나 빠르게 추격할 수 있을지, 그리고 외부 OSAT 협업을 통해 실질적인 2.5D·3D 솔루션으로 연결될 수 있을지가 향후 관전 포인트다.
