[2021년 07월 05일] - 1992년 박사과정을 마친 마하잔은 인텔에 입사한다. 그는 인텔에서 일하게 된 기회를 “나는 우연하게도 적절한 시간에 기차에 올라탔다”라고 회상했는데, 오늘날 펠로우 겸 실리콘 다이 패키징 분야를 연구하는 인텔 조립 테스트 기술 개발 그룹을 총괄하고 있다. 마하잔은 자신의 역할을 “우리는 인프라를 구축하는 그룹”이라며, “실리콘과 실제 세상 사이를 잇는 가교와 같다”고 설명한다.
특히 패키징 기술이 원재료와 설계 그리고 전력 상승 등 ‘조용한 혁명’이 뒷받침되면서 이뤄졌음을 강조한다. 그리고 패키징 기술의 발전, 특히 모듈식 디자인과 이기종 통합이 이뤄지면서 지금의 반도체 공정이 진화했음을 지적한다. 아이러니하게도 이렇게 진화한 과정은 ‘역사책’으로부터 영감을 얻었다는 것.
지난 2007년 “더 큰 조각의 실리콘을 제작할 수 없다는 것을 깨달았기에, 칩 설계를 더 작은 개별 다이로 분해한 다음 패키지로 재구성해야 한다”는 아이디어에 착안한다. 하지만 당시 기술로는 불가능했다. 결정적인 문제는, 다이가 어떻게 기존과 동일하게 작동하도록 서로 연결할 수 있을지에 관한 것. 즉, 칩을 분해하고 재조립하는 과정에 관한 기술이 필요했다.
마하잔은 기존의 밀리미터당 입출력, 패키지 레이어 당 다이에 연결되는 와이어 수를 도표로 표시하고, 이 설계가 직선 형태로 구현됨을 확인했다. 이렇게 구현했을 경우 상호연결 밀도는 세대당 약 10%씩 증가하지만, 관건은 항상 선형적이라는 한계다. 그 과정에 EMIB의 핵심 아이디어를 도출했고 이를 통해 기존 패키지보다 5배에서 10배 높은 밀도가 구현된다.
EMIB는 임베디드 멀티-다이 인터커넥트 브릿지의 약자로 서로 연결하고자 하는 두 칩을 적당한 크기의 작은 실리콘 칩으로 서로 연결하는 형태(마치 문의 경첩처럼)다. 브릿지 칩 자체는 제작하기 쉽지만, 그렇게 하기 위해서는 종이 한 장 두께의 절반으로 얇아야 하고, 정교하게 약 8,000개의 솔더 조인트와 결합하는 것이 관건이다.
오늘날 EMIB는 스트라틱스 10 및 아질렉스TM FPGA는 물론 서버용 인텔 칩에 있어 핵심 요소다.
마하잔의 또 다른 혁신은 포베로스(Foveros)다. 포베로스는 영역 상호연결을 사용해 수직으로 쌓아 올린 두 개의 프로세서가 서로 통신하는 것으로 다이를 엣지에서 엣지로 연결해야만 했다. “액티브 다이 적층에 대한 아이디어는 개념적으로는 존재했다. 그러나 이를 실현하기 위해 결단이 필요했다.”고 회상한다.
“3차원에서 꿰매고, 혼합하며 조화할 수 있는 빌딩 블록을 구현한다. 이렇게 하면 패키지 위에 여러 가지 재료를 꿰매듯이 붙일 수 있으며 이는 기존의 실리콘 칩에서는 할 수 없는 방법”이라고 설명했다. 마치 퀼트를 연상케 하는 형태로 반도체를 제작하는 기법이다. 칩 제조 기법을 완전히 달리한 것으로 지금의 반도체 진화를 끌어냈다.
사실상 인텔이 패키지 온 시스템에 많은 칩을 직접 할 수 있는 근간을 마련한 것.
마하잔은 “로드맵에는 많은 길이 있다”고 주장한다. 그는 혼합 칩 제조의 미래를 안내하기 위한 업계의 노력인 IEEE의 이기종 시스템 로드맵(Heterogeneous System Roadmap)에서 인텔을 대표하고 있다. 하지만 “우리의 지금은 1세대다. 그리고 먼 훗날 5세대 이상까지 성장할 것이다”며 30년 뒤를 내다봤다. 아울러 “풍부한 엔지니어링 경력을 쌓길 원한다면 패키징은 지금 매우 유망한 분야”라며 후배의 참여를 독려한다.
By 김현동 에디터 Hyundong.Kim@weeklypost.kr
보도자료 및 취재문의 PRESS@weeklypost.kr
〈저작권자ⓒ 위클리포스트, 무단전재 및 재배포 금지〉
